Долгое время движущей силой, поддерживающей закон Мура, были всё более миниатюрные транзисторы. Однако центральные элементы цифровых логических полупроводников почти перестали уменьшаться. Поэтому компании и исследователи ищут новые способы размещения всё большего количества транзисторов на той же площади. Особенно многообещающими являются транзисторы, уложенные в несколько слоёв, как это уже используется в флэш-памяти.
На практике, однако, это оказывается сложным: мощные транзисторы требуют практически монокристаллического кремния, который растёт только при температурах около 1000 °C. Такие температуры, в свою очередь, уничтожили бы уже изготовленные слои чипа. Исследователи из Университета Иллинойса в Урбана-Шампейне (США) нашли прагматичное решение этой проблемы (откроется в новом окне): они ламинируют кремниевый слой, вместо того чтобы выращивать его с помощью химического осаждения из газовой фазы (CVD).
Переносимый слой выращивается на подложке и контролируемо утоняется до толщины около 10 нм. Затем он переносится на целевую подложку с помощью специальной переносной плёнки. При температуре всего 200 °C и под давлением кремний образует стабильное соединение с нижележащей подложкой. После этого на новом уровне можно изготавливать транзисторы.
Требуется альтернативная структура транзистора
Однако при создании многослойных транзисторов исследователям пришлось пойти нетрадиционным путём: вместо обычных МОП-транзисторов они использовали транзисторы без переходов (откроется в новом окне), сокращённо JLT (Junctionless Transistor, публикация, PDF (откроется в новом окне)).
Они состоят не из областей с различным типом легирования, а используют только один тип примеси. В JLT затвор вытесняет носители заряда из области канала, в результате чего транзистор запирается. Это необходимо, потому что переносимый кремниевый слой должен быть легирован до ламинирования – в противном случае требуемые для легирования температуры были бы слишком высокими.
Logic Folding без укладки чипов
Однако возможная более высокая плотность интеграции – не единственное преимущество многослойных транзисторов: благодаря укладке слоёв можно также сделать короче проводники между ними. Это напрямую снижает энергопотребление и, благодаря меньшим паразитным ёмкостям, теоретически позволяет повысить рабочие частоты. Те же преимущества называет Huawei для технологии Logic Folding, разработанной совместно с Semiconductor Manufacturing International Corporation (SMIC).
Она также распределяет логику функциональных блоков по нескольким уровням, но с гораздо меньшей степенью детализации. В своём подходе Huawei укладывает друг на друга готовые кристаллы кремния (чипы). Укладка транзисторов на одной и той же подложке, напротив, имеет ряд преимуществ: плотность контактов значительно выше, а тонкие нанесённые кремниевые слои при этом почти не препятствуют отводу тепла. Кроме того, из-за малой толщины нанесённые кремниевые слои адаптируются к рельефу нижележащих слоёв, что, по словам исследователей, приводит к меньшему количеству дефектов.
На SRAM-ячейках и логических вентилях исследователи достигли выхода годных от 96 до 100 процентов при использовании до трёх слоёв транзисторов – два из которых были нанесены методом ламинирования. Теоретически возможно и большее количество слоёв. На каждый слой было изготовлено 625 транзисторов; до промышленного применения данному методу ещё далеко. Однако исследователи считают, что он масштабируется до размеров пластины. В отличие от других подходов, характеристики транзисторов в отдельных слоях практически идентичны. Подробности процесса были опубликованы в научном журнале Nature (откроется в новом окне).